Área de Concentração: 3140
Concentration area: 3140
Criação: 17/06/2024
Creation: 17/06/2024
Ativação: 17/06/2024
Activation: 17/06/2024
Nr. de Créditos: 8
Credits: 8
Carga Horária:
Workload:
Teórica (por semana) |
Theory (weekly) |
Prática (por semana) |
Practice (weekly) |
Estudos (por semana) |
Study (weekly) |
Duração | Duration | Total | Total |
---|---|---|---|---|---|---|---|---|---|
3 | 0 | 7 | 12 semanas | 12 weeks | 120 horas | 120 hours |
Docentes Responsáveis:
Professors:
Sebastião Gomes dos Santos Filho
João Antonio Martino
Objetivos:
- Introduzir a utilização do simulador bidimensional de dispositivos MINIMOS no projeto de transistores e estruturas CMOS para os alunos do programa de pós-graduação em engenharia elétrica na área de microeletrônica; - Apresentar uma metodologia de projeto de processos completos CMOS utilizando simuladores de processos e de dispositivos de forma interativa (SUPREM, MINIMOS).
Objectives:
- Introduce the use of the MINIMOS two-dimensional simulator of devices in the design of transistors and CMOS structures for students of the postgraduate program in electrical engineering in the area of microelectronics; - Present a methodology for the design of complete CMOS processes using process and device simulators interactively (SUPREM, MINIMOS).
Justificativa:
A disciplina “Processos CMOS” é importante para o programa de pós-graduação na área de microeletrônica pois a mesma faz parte da grade fundamental e aborda conceitos básicos de processos e tecnologias CMOS. Além disso, este curso permite compreender os princípios de projeto de processo e os principais parâmetros de um processo CMOS completo, introduzindo a sequência de etapas do processo, bem como possibilitando o aprendizado da simulação de cada etapa do processo (através do SUPREM) e sua influência nos parâmetros elétricos de dispositivos e estruturas MOS que afetam o desempenho elétrico global do processo CMOS completo projetado, simulado através do programa MINIMOS.
Rationale:
The discipline “CMOS Processes” is important for he postgraduate program in the area of microelectronics as it has been taught in the fundamental curriculum and covers basic concepts of CMOS processes and technologies. Furthermore, this course allows one to understand the principles of process design and the main parameters of a complete CMOS process by introducing the sequence of process steps as well as enabling the learning of the simulation of each process step (through the SUPREM) and its influence in the physical and electrical parameters of MOS devices and structures that affect the overall electrical performance of the complete CMOS process, as simulated through the MINIMOS software.
Conteúdo:
Os tópicos a serem ministrados nesta disciplina são os seguintes: - Transistores NMOS e PMOS; - Circuitos CMOS básicos; - Parâmetros elétricos (Tensão de Limiar, tensão de punchtrough, tensão de reachthrough, latch-up, capacitâncias parasitárias, efeitos de canal curto, etc.); Estruturas CMOS (p-well, nwell, twin-tub, double-well, quadruple well, etc.); - Simuladores de processos e de dispositivos; - Projeto de um processo CMOS completo utilizando-se simuladores de processos (SUPREM) e de dispositivos (MINIMOS) interativamente; - Dispositivos para caracterização de processos CMOS; - Resultados experimentais de um processo CMOS completo; - Processos CMOS avançados (silicetos, LDD, trench, plasma, RTP, etc.).
Content:
The topics to be addressed in this discipline are the following: - NMOS and PMOS transistors; - Basic CMOS circuits; - Electrical parameters (Threshold voltage, punchthrough voltage, reachthrough voltage, latch-up, parasitic capacitances, short channel effects, etc.); CMOS structures (p-well, n-well, twin-tub, double-well, quadruple well, etc.); - Process and device simulators; - Design of a complete CMOS process using process and device simulators interactively (SUPREM, MINIMOS); - Characterization devices for CMOS processes; - Experimental results from a complete CMOS process; - Advanced CMOS processes (silicides, LDD, trench, plasma, RTP, etc.).
Forma de Avaliação:
- Duas provas escritas. - Média ponderada de listas de exercícios.
Type of Assessment:
- Two written tests. - Weighted average of exercise lists.
Observação:
Não há
Bibliografia:
1. WESTE, N.; Eshraghian, K.; "Principles of CMOS VLSI Design", Ed. Addison Wesley - Publishing Company,4ed, 2011 (capítulos 1,2,3,4,5). 2. Artigos Selecionados sobre Processos CMOS: 1993-2024. 3. MARTINO, João Antonio "Um processo CMOS de cavidade dupla para comprimento de porta de 2 m", Tese de Doutoramento, EPUSP,1988. 4. SANTOS FILHO, Sebastião Gomes dos "Aplicação de filmes de siliceto de titânio e do escoamento térmico rápido de camadas de PSG na fabricação de circuitos integrados nMOS", Dissertação de Mestrado, EPUSP, 1988. 5. MARTINO, João Antonio; Pavanello, Marcelo Antonio; Verdonck, Patrick Bernard "Caracterização elétrica de tecnologia e dispositivos MOS", Ed. Pioneira Thomson Learning, 2003. 6. BAKER, R.J.; LI, H.W.; D.E.; "CMOS: Circuit Design, Layout and Simulation" Ed. IEEE Press, 1998 (ISBN 0-7803-3416-7). 7. LEBLEBICI, Y.L Kang, S.l "Hot-carrier reliability of MOS VLSI circuits"Ed. Kluwer Academic Publishers, 1993 (capítulos 1,2,3,4,8). 8. SELBERHERR, S.; Schütz, A.; Pótzl, H., "Two Dimensional MOS-transistor Modeling", In: Process and Device Simulation for MOS-VLSI Circuits, Edited by P. Antognetti, D.A. Antoniadis, R.W.Dutton, W.G.Oldham, NATO ASI Series, 1982, p.490 (Series E: Applied Sciences - n.62). 9. BAGLEE, D.A.; Shah, P.L. "Ultrathin-gate dielectric processes for VLSI applications", In: VLSI Electronics, Edited by Norman G. Eisnpruch, Academic Press, Inc., 1983, v.7, p.165 10. Low-Power HF Microelectronics: a unified approach, editado por MACHADO, G.A.S, The Institution of Electrical Engineers, London, United Kingdom, 1996. (IEE Circuits and Systems Series 8). 11. Cleaning and Surface Conditioning Technology in Semiconductor Device Manufacturing 1-10, ECS Transactions, 1989-2017. 12. Handbook of Semiconductor Wafer Cleaning Technology. Edited by Karen A. Reinhardt and Werner Kern, William Andrew Inc., USA, 2008. 13. SANTOS FILHO, Sebastião Gomes dos, "Oxidação térmica rápida do silício: Influência dos procedimentos de limpeza e dos perfis temporais de temporais de temperatura na qualidade de óxidos de porta MOS", Tese de doutorado, EPUSP, PEE, 1996. 14. SANTOS FILHO, Sebastião Gomes dos, "Engenharia de Superfícies e de Interfaces Aplicada na Fabricação de Circuitos Integrados: Cinética da Oxidação Térmica Rápida do Silício e Deposição Eletroquímica de Metais", Tese de livre-docência, EPUSP, PEE, 1999.
Bibliography:
1. WESTE, N.; Eshraghian, K.; "Principles of CMOS VLSI Design", Ed. Addison Wesley - Publishing Company,4ed, 2011 (capítulos 1,2,3,4,5). 2. Artigos Selecionados sobre Processos CMOS: 1993-2024. 3. MARTINO, João Antonio "Um processo CMOS de cavidade dupla para comprimento de porta de 2 m", Tese de Doutoramento, EPUSP,1988. 4. SANTOS FILHO, Sebastião Gomes dos "Aplicação de filmes de siliceto de titânio e do escoamento térmico rápido de camadas de PSG na fabricação de circuitos integrados nMOS", Dissertação de Mestrado, EPUSP, 1988. 5. MARTINO, João Antonio; Pavanello, Marcelo Antonio; Verdonck, Patrick Bernard "Caracterização elétrica de tecnologia e dispositivos MOS", Ed. Pioneira Thomson Learning, 2003. 6. BAKER, R.J.; LI, H.W.; D.E.; "CMOS: Circuit Design, Layout and Simulation" Ed. IEEE Press, 1998 (ISBN 0-7803-3416-7). 7. LEBLEBICI, Y.L Kang, S.l "Hot-carrier reliability of MOS VLSI circuits"Ed. Kluwer Academic Publishers, 1993 (capítulos 1,2,3,4,8). 8. SELBERHERR, S.; Schütz, A.; Pótzl, H., "Two Dimensional MOS-transistor Modeling", In: Process and Device Simulation for MOS-VLSI Circuits, Edited by P. Antognetti, D.A. Antoniadis, R.W.Dutton, W.G.Oldham, NATO ASI Series, 1982, p.490 (Series E: Applied Sciences - n.62). 9. BAGLEE, D.A.; Shah, P.L. "Ultrathin-gate dielectric processes for VLSI applications", In: VLSI Electronics, Edited by Norman G. Eisnpruch, Academic Press, Inc., 1983, v.7, p.165 10. Low-Power HF Microelectronics: a unified approach, editado por MACHADO, G.A.S, The Institution of Electrical Engineers, London, United Kingdom, 1996. (IEE Circuits and Systems Series 8). 11. Cleaning and Surface Conditioning Technology in Semiconductor Device Manufacturing 1-10, ECS Transactions, 1989-2017. 12. Handbook of Semiconductor Wafer Cleaning Technology. Edited by Karen A. Reinhardt and Werner Kern, William Andrew Inc., USA, 2008. 13. SANTOS FILHO, Sebastião Gomes dos, "Oxidação térmica rápida do silício: Influência dos procedimentos de limpeza e dos perfis temporais de temporais de temperatura na qualidade de óxidos de porta MOS", Tese de doutorado, EPUSP, PEE, 1996. 14. SANTOS FILHO, Sebastião Gomes dos, "Engenharia de Superfícies e de Interfaces Aplicada na Fabricação de Circuitos Integrados: Cinética da Oxidação Térmica Rápida do Silício e Deposição Eletroquímica de Metais", Tese de livre-docência, EPUSP, PEE, 1999.
Idiomas ministrados:
Languages taught:
Tipo de oferecimento da disciplina:
Presencial
Class type:
Presencial