Jupiterweb

Informações da Disciplina

Preparar para impressão

Júpiter - Sistema de Gestão Acadêmica da Pró-Reitoria de Graduação

Escola Politécnica

Eng de Sistemas Eletrônicos

Disciplina: PSI3451 - Projeto de Circuitos Lógicos Integrados

Integrated Logic Circuits Design

Créditos Aula:	4
Créditos Trabalho:	0
Carga Horária Total:	60 h
Tipo:	Semestral
Ativação:	01/01/2023	Desativação:

Objetivos

Habilitar estudantes na adoção de fluxo de projeto de circuitos lógicos integrados digitais a partir de linguagem de descrição de hardware VHDL-RTL, que descreve o comportamento do circuito no nível de transferência entre registradores (descrição de entrada dos modernos ambientes de síntese automática de circuitos integrados). Por meio do uso de ferramentas de síntese lógica e de leiaute, duas alternativas para a implementação destes circuitos são exploradas: por dispositivos programáveis em bancadas (FPGAs) e por circuitos integrados a serem fabricados (ASICs).

To enable students in adopting logic integrated circuits design under the VHDL-RTL hardware description language, which describes the circuit behavior ate the register-transfer level (input description in modern automatic synthesis environments for integrated circuits). By using logic and layout synthesis tools, two implementation alternatives are explored: by field programmable devices (FPGAs) and by integrated circuits to be fabricated (ASICs).

Docente(s) Responsável(eis)

	285012 - Ariana Maria da Conceição Lacorte Caniato Serrano
	2090541 - João Antonio Martino
	50473 - Marius Strum
	54884 - Wang Jiang Chau

Programa Resumido

É objetivo desta disciplina auxiliar na compreensão do processo do projeto lógico moderno, com implementação em dispositivos programáveis em bancadas, como FPGAs, e/ou como circuitos integrados a serem fabricados, os ASICs. Aspectos fundamentais do fluxo, desde a linguagem de entrada, como o VHDL, até as etapas intermediárias da síntese lógica e da síntese de leiaute são abordadas.

This course aims to help in the understanding of the modern logic design process, with implementation as field programmable devices, as FPGAs, and/or by integrated circuits to be fabricated, the ASIC. Fundamental aspects of the design flow, from the entry language, as VHDL, to the intermediate stages of the logic and layout synthesis are approached.

Programa

Compreensão do fluxo de projeto de circuitos integrados lógicos digitais para implementação em dispositivos programáveis em bancadas, como FPGAs, e/ou como circuitos integrados a serem fabricados, os ASICs, a partir de ferramentas de síntese lógica baseadas em células de biblioteca e por processos de análise de características do circuito e por simulação lógica. Mais precisamente os seguintes tópicos são abordados:
1. A linguagem VHDL RTL: modelagem e simulação.
2. Arquitetura de Circuitos Digitais: Controle e Parte Operativa
3. Arquitetura de dispositivos programáveis dos tipos: Field Programmable Gate Arrays FPGA e Complex 4. Programmable Logic Devices CPLD.
5. Projeto usando FPGAs e CPLDs.
6. Macrocélulas: blocos aritméticos e memórias.
7. Projeto usando bibliotecas de células padrão (standard cells) e de macrocélulas.
8. Síntese lógica: análise de consumo de área e de tempo de atraso.
Síntese de leiaute: posicionamento e roteamento automáticos.

Understanding the design flow of digital integrated logic circuits, implemented as field programmable devices, as FPGAs, and/or by integrated circuits to be fabricated, the ASICs, through the use of logic synthesis tools based on library cells, and by exploring the process of analyzing circuits characteristics and performing logic simulation. The following topics will be considered: 1. VHDL RTL language: modeling and simulation. 2. Digital Circuits Architecture: Controller and Datapath 3. Programmable devices architectures: Programmable Gate Arrays, FPGAs, and Complex Programmable Logic Devices, CPLDs. 4. Design for FPGAs and CPLDs. 5. Macro-cells: arithmetic blocks and memories. 6. Design based on standard-cell and macro-cell libraries. 7. Logic synthesis: area consumption and timing analysis. 8. Layout synthesis: automatic placement and routing.

Avaliação

Método

Atividades em sala, com relatórios técnicos, testes e exercícios de teoria e de experiências de laboratório, e projetos, e provas.

Critério

Média ponderada de notas de atividades e/ou provas e/ou trabalhos.

Norma de Recuperação

Uma prova.

Bibliografia

[1] Embedded SoPC Design with NIOS II Processor and VHDL Examples, Pong P. Chu, Wiley, 2014
[2] Digital Integrated Circuits: A Design Perspective, Jan Rabaey,  Prentice Hall, 1996.
[3] Designing with FPGAs and CPLDs, Jesse H. Jenkins, Prentice Hall, 1994. 
[4] VHD: Descrição e Síntese de Circuitos Digitais - Roberto DÁmore - 1a. ou 2a. edição

Clique para consultar os requisitos para PSI3451

Clique para consultar o oferecimento para PSI3451