Informações da Disciplina

 Preparar para impressão 

Júpiter - Sistema de Gestão Acadêmica da Pró-Reitoria de Graduação


Escola Politécnica
 
Eng Telecomunicações e Controle
 
Disciplina: PTC3546 - Laboratório de Processamento Digital de Sinais
Digital Signal Processing Laboratory

Créditos Aula: 4
Créditos Trabalho: 0
Carga Horária Total: 60 h
Tipo: Semestral
Ativação: 01/01/2021 Desativação:

Objetivos
Estudar e aplicar em diferentes plataformas aspectos fundamentais da implementação em tempo real de algoritmos de processamento digital de sinais (PDS), tais como: estruturas básicas de programas de PDS,  arquitetura de microcontroladores, processadores DSP e FPGAs; programação em C, aspectos de linguagem assembly e noções de HDL para FPGAs; ambientes de desenvolvimento.
 
To study and apply in different platforms fundamental aspects of digital signal processing (DSP) algorithms real-time implementation, such as: basic structures of DSP programs; microcontroler, DSP processor and FPGA architectures; C programming, aspects of assembly language, notions of HDL for FPGAs; development environments
 
 
Docente(s) Responsável(eis)
5724257 - Cristiano Magalhaes Panazio
76134 - Phillip Mark Seymour Burt
 
Programa Resumido
1 - Processamento de sinais  em tempo real em microcontroladores
2  - Processamento digital de sinais em ponto fixo
3  - Implementação de filtros FIR
4  - Projeto e implementação de filtros IIR
5  - Processamento em DSPs
6  - Processamento em bloco e no domı́nio da frequência notch
8  - Plataforma para processamento de sinais em FPGAs
9  - Implementação de filtros FIR em FPGAs
10 - Implementação de filtros IIR em FPGAs
 
1 - Real-time signal processing in microcontroller 2 - Fixed-point digital signal processing 3 - FIR filter implementation 4 - Project and implementation of IIR filters 5 - Processing in DSPs 6 - Block and frequency domain processing 7 - Adaptive filters 8 - Platform for signal processing in FPGAs 9 - Implementation of FIR filters in FPGAs 10 - Implementation of IIR filters in FPGAs
 
 
Programa
1 - Processamento de sinais  em tempo real em microcontroladores: arquitetura básica de programas, ambiente de desenvolvimento, programação em C, saturação
2  - Processamento digital de sinais em ponto fixo: representação em complemento de 2 e de números fracionários
3  - Implementação de filtros FIR: buffer circular, otimização, opções do compilador
4  - Projeto e implementação de filtros IIR: problemas numéricos da forma direta, implementação em cascata de blocos de 2a ordem
5  - Processamento em DSPs: ponto flutuante, uso de bibliotecas
6  - Processamento em bloco e no domínio da frequência: buffers de amostras, uso de ponteiros em C 
7  - Filtros adaptativos: algoritmo LMS, filtro adaptativo notch
8  - Plataforma para processamento de sinais em FPGAs: conceitos básicos de FPGAs e HDLs, ambiente de
desenvolvimento, máquina de estados
9  - Implementação de filtros FIR em FPGAs: uso de unidades de memória e DSP
10 - Implementação de filtros IIR em FPGAs: cascata de blocos de 2a ordem

 
1 - Real-time signal processing in microcontroller: basic program acrchitecture, development environment, C programming, saturarion 2 - Fixed-point digital signal processing: representation in two’s complement and of fractional numbers 3 - FIR filter implementation: circular buffer, optimization, compiler options 4 - Project and implementation of IIR filters: numerical problems of the direct form, second-order block cascade implementation 5 - Processing in DSPs: floating point, use of libraries 6 - Block and frequency domain processing: sample buffers, use of pointers in C 7 - Adaptive filters: LMS algorithm, notch adaptive filter 8 - Platform for signal processing in FPGAs: basic concepts of FPGAs and HDLsl development envirornment, state machine 9 - Implementation of FIR filters in FPGAs: use of memory and DSP units 10 - Implementation of IIR filters in FPGAs: second-order block cascade • Block and frequency domain processing: sample buffers, pointer use, linear convolution with DFT • Adaptive filters: LMS algorithm, notch adaptive filter 3. Implementation on a FPGA (Virtex 4 or similar) • Basic concepts of FPGAs e HDLs, development environment, state machine • FIR filter implementation using: a) high-level design tools, b) memory and DSP units, c) only basic gates
 
 
Avaliação
     
Método
Provas práticas, relatórios.
Critério
Média ponderada das avaliações.
Norma de Recuperação
Prova prática.
 
Bibliografia
     
1. Apostilas da disciplina com roteiros experimentais 
2. Manuais de usuário de dispositivos
 

Clique para consultar os requisitos para PTC3546

Clique para consultar o oferecimento para PTC3546

Créditos | Fale conosco
© 1999 - 2024 - Superintendência de Tecnologia da Informação/USP